Multiplexor (MUX): el selector de datos

Un multiplexor (MUX) es un dispositivo digital con el cual se puede dirigir la información digital procedente de diversas fuentes a una única línea para ser transmitida a través de dicha línea a un destino común. El multiplexor, se trata de un componente que tiene «n» entradas de datos, «2ⁿ» entradas de selección de datos y una salida. Por ejemplo, podemos encontrar multiplexores de dos entradas de datos y una entrada de selección. De la misma manera, un multiplexor de cuatro entradas y dos entradas de selección. Del mismo modo, un multiplexor de ocho entradas y tres entradas de selección. También existen multiplexores de 16 entradas y 4 entradas de selección.

Símbolo del multiplexor (MUX)

En la siguiente imagen se muestra el símbolo de un multiplexor de dos entradas de datos y una entrada de selección. Hay que recordar que en todos los casos, únicamente tendremos una salida en este circuito combinacional.

En esta otra imagen se muestra un multiplexor de cuatro entradas de datos y dos entradas de selección de datos.

Funcionamiento del multiplexor

El funcionamiento de un multiplexor de dos entradas de datos se indica en la siguiente tabla:

Cuando la entrada de selección tenga un cero en su entrada, el dato de la entrada «A» pasará a la salida. Si en la entrada de selección el valor es uno, el dato que aparece en la salida es el de la entrada «B». Por lo tanto, dependiendo del valor que tenga la entrada de selección, uno de los datos de entrada aparece en la salida.

En el caso de un multiplexor de cuatro entradas de datos y dos entradas de selección, la tabla de funcionamiento es:

Ahora al tener dos entradas de selección, se necesitan dos bits para elegir que dato de las entradas se pasa a la salida. Por lo tanto, en función de la combinación de los dos bits que coloquemos en las entradas de selección, tendremos uno de los datos de entrada en la salida.

La entrada de habilitación está para permitir al multiplexor realizar operaciones o no. Si es activa a nivel BAJO habrá que ponerla a 0 y si es activa a nivel ALTO pues tendremos que ponerla a 1.

Ejercicio resuelto de un multiplexor

Se le aplica un tren de pulsos a las entradas de datos de un multiplexor 2:1 (dos entradas de datos) y a su entrada de selección, como el indicado en la figura. Determinar la señal de salida del multiplexor.

Solución al ejercicio de aplicación

Para determinar el valor de la salida en cada momento, basta con comprobar el estado binario de la entrada de selección en cada intervalo de tiempo, de esta forma, sabremos que valor de las entradas pasa a la salida. En la siguiente tabla se muestra un resumen:

Con los valores mostrados en la tabla, se puede determinar al evolución de los valores en la salida del multiplexor. La siguiente figura muestra el resultado.

Extensión del número de entradas de un multiplexor

Imaginemos que solamente disponemos de multiplexores de 2 entradas de datos y 1 entrada de selección. Sin embargo, necesitamos para cierta aplicación digital que maneja datos de 4 bits [D0:D3], disponer de 4 entradas de datos. La única solución que nos queda eS utilizar los multiplexores disponibles.

Como disponemos de multiplexores de 2 entradas, necesitamos dos módulos para poder tener las 4 entradas. En la siguiente imagen se muestra como quedaría el circuito. Es necesario utilizar alguna puerta lógica para completar la funcionalidad del circuito.

Funciones lógicas con un multiplexor

Otra de las aplicaciones que tiene un multiplexor es la de implementar funciones lógicas. Vamos a ver dos casos. En primer lugar cuando utilicemos un multiplexor de cualquier tamaño. En segundo lugar, utilizando el multiplexor con el menor número de entradas posibles. Además, en ambos casos, no se utilizarán puertas lógicas en el circuito.

Con un multiplexor de cualquier tamaño

Dada la siguiente tabla de verdad, implementar la función lógica descrita en la misma con un multiplexor.

Solución al ejercicio

Observando la tabla, vemos que la salida Y vale 1 cuando la entrada tiene las combinaciones 000, 001, 011 y 111. Para el resto de combinaciones de entrada, la salida Y vale 0. Por lo tanto, para implementar la función lógica tenemos que conectar la entrada de datos seleccionada por cada una de las combinaciones mencionadas antes, a un nivel ALTO (+5V) y el resto a un nivel BAJO (tierra). El resultado se muestra en la figura.

Con un multiplexor del menor tamaño posible

En esta caso, vamos a ver como implementar la función lógica con en multiplexor del menor tamaño posible y sin utilizar puertas lógicas adicionales. Tomaremos la tabla de verdad del ejemplo anterior como enunciado. Antes hemos utilizado un multiplexor de 3 entradas de selección, mientras que en esta caso, lo vamos a resolver con uno de 2 entradas de selección.

Solución al ejercicio

Para ello, no vamos a ayudar de la siguiente tabla.

La función lógica está formada por 3 variables de entrada, de las cuales, vamos a utilizar 2 para las entradas de selección del multiplexor, es decir, de forma general el número de entradas de selección que serán necesarias es:

número de entradas de selección = numero de bits función lógica – 1

Ahora nos fijamos en las columnas de la tabla. Las columnas están numeradas por lo valores que toman las entradas B y C, es decir, 00, 01, 10 y 11 por un lado, y por otro lado en la primera columna los valores tomados por A. Esta tabla NO es un mapa de Karnaugh. Si nos fijamos en la primera columna, en la segunda y tercera fila los valore son 1 y 0 respectivamente. Si los comparamos con los valores que toma A en esa misma fila vemos que son justo al contario, es decir esa columna es igual a A. En la segunda columna pasa lo mismo, así que también es A. En la tercera columna, los dos valores son 0, por lo tanto, el valor es 0. y por último, en la cuarta columna los dos valores son 1, así que ese será su valor.

En la siguiente tabla se muestra resumido todo lo indicado.

Por último solo queda implementar la función lógica con un multiplexor de 4 entradas y 2 entradas de selección.

Conclusiones de los ejemplos propuestos

Si comparamos esta solución con la ofrecida en el ejemplo anterior, vemos que para implementar la misma función lógica, se necesita un multiplexor de menor tamaño. Por lo tanto, esta forma de resolver es mas óptima. No obstante, siempre nos limitaremos a resolver el ejercicio de la manera que nos soliciten.